Analyse temporelle et CDC

Pourquoi peut-il être problématique de laisser sans contrainte (faux chemin) le chemin qui transmet les pointeurs en code de Gray d'une FIFO asynchrone vers l'autre domaine, au motif qu'il est asynchrone ?

  1. AParce qu'un faux chemin entraîne la suppression des bascules du synchroniseur lors de la synthèse logique
  2. BParce que si l'écart de délai entre bits dépasse l'intervalle de mise à jour du pointeur, l'hypothèse selon laquelle un seul bit change à la fois n'est plus vérifiée côté récepteur
  3. CParce qu'un faux chemin amène l'outil à reconvertir les pointeurs en binaire
Afficher la réponse et l'explication

Réponse : B. Parce que si l'écart de délai entre bits dépasse l'intervalle de mise à jour du pointeur, l'hypothèse selon laquelle un seul bit change à la fois n'est plus vérifiée côté récepteur

Un pointeur en code de Gray suppose qu'à n'importe quel front du récepteur, au plus un bit est en cours de changement. Si le chemin est laissé sans contrainte, les délais peuvent varier fortement d'un bit à l'autre après placement-routage. Par exemple, avec une période d'émission de 2 ns, si le bit qui change en premier met 3 ns à arriver et celui qui change en second 1 ns, les deux arrivent à l'instant 3 ns, et tout se passe comme si 2 bits avaient changé simultanément. On impose donc une contrainte de délai maximal pour limiter l'écart de délai à une période d'émission.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Dans un circuit synchrone de période d'horloge 2,0 ns, le délai horloge-sortie de la bascule émettrice est de 0,2 ns, le délai de la logique combinatoire de 1,4 ns et le temps d'établissement (setup) de la bascule réceptrice de 0,1 ns. Avec un décalage d'horloge (skew) nul, quelle est la marge (slack) de setup ?
  2. Sur un chemin entre bascules, le délai horloge-sortie est de 0,15 ns, le délai maximal de la logique combinatoire de 2,2 ns et le temps d'établissement de 0,15 ns. En ignorant le décalage d'horloge (skew) et l'incertitude d'horloge, quelle est la fréquence d'horloge maximale à laquelle ce chemin peut fonctionner ?
  3. Quelle description du WNS et du TNS, qui apparaissent dans les rapports de STA, est correcte ?
  4. Un chemin a une période d'horloge de 1,0 ns, un délai horloge-sortie de 0,1 ns, un délai combinatoire de 0,85 ns et un temps d'établissement de 0,08 ns. Si l'horloge de la bascule réceptrice arrive 0,05 ns plus tard que celle de la bascule émettrice, quelle est la marge de setup ?
  5. Lorsque l'horloge de la bascule réceptrice arrive plus tard que celle de la bascule émettrice (skew positif), quel est l'effet correct sur le setup et le hold ?