Français
Menu

Transistors avancés (FinFET et GAA)

Comment appelle-t-on la démarche consistant à étudier simultanément la conception et la technologie de procédé pour optimiser surface et performances, alors que la miniaturisation devient physiquement difficile ?

  1. ATest au niveau plaquette
  2. BLoi de Moore
  3. CDTCO (co-optimisation conception-technologie)
Afficher la réponse et l'explication

Réponse : C. DTCO (co-optimisation conception-technologie)

La DTCO (Design-Technology Co-Optimization) étudie simultanément les technologies de procédé des transistors et interconnexions et les règles de conception des cellules standard et de la SRAM pour améliorer surface, performances et consommation. Par exemple, réduire le nombre d'ailettes pour abaisser les cellules, ou enterrer les lignes d'alimentation ou les reporter en face arrière pour libérer du routage. Dans les nœuds avancés où la seule réduction des dimensions ne suffit plus, elle est devenue un pilier majeur de l'augmentation de la densité.

S'entraîner sur ce thème Retour au thème

Autres questions sur Transistors avancés (FinFET et GAA)

  1. Combien de nanofeuillets empile-t-on généralement par transistor dans les transistors GAA à nanofeuillets en production ?
  2. Quelle structure rapproche les nanofeuillets nMOS et pMOS en intercalant entre eux une fine paroi isolante, afin de réduire la surface des cellules ?
  3. Comment appelle-t-on l'état où, le canal étant très court, les porteurs vont de la source au drain presque sans subir de diffusion ?
  4. Quel transistor réalise source, canal et drain avec le même type et la même concentration de dopage, sans jonction PN ?
  5. Dans un FinFET sur substrat massif, quel est l'objectif de la couche fortement dopée placée au pied de l'ailette (zone difficile à contrôler par la grille) ?

Comparatifs sur ce thème