Français
Menu

Transistors avancés (FinFET et GAA)

Comment la pente sous le seuil (SS) a-t-elle généralement évolué lors du passage du transistor planaire au FinFET ?

  1. AElle est passée sous la limite théorique d'environ 60 mV/déc
  2. BElle s'est rapprochée (a diminué) de la limite théorique d'environ 60 mV/déc
  3. CElle a augmenté, rendant le blocage plus difficile
Afficher la réponse et l'explication

Réponse : B. Elle s'est rapprochée (a diminué) de la limite théorique d'environ 60 mV/déc

La pente sous le seuil vaut S = (kT/q)·ln10·(1 + Cd/Cox) et se rapproche de la limite théorique d'environ 60 mV/déc à mesure que l'influence des capacités autres que la grille (déplétion, etc.) diminue. Dans les transistors planaires miniaturisés, elle s'était dégradée à 80-100 mV/déc ; le FinFET, contrôlant le canal sur trois côtés, l'a ramenée à environ 65-70 mV/déc. Tant que le fonctionnement repose sur un principe thermique, on ne peut toutefois descendre sous 60 mV/déc.

S'entraîner sur ce thème Retour au thème

Autres questions sur Transistors avancés (FinFET et GAA)

  1. Comment appelle-t-on la démarche consistant à étudier simultanément la conception et la technologie de procédé pour optimiser surface et performances, alors que la miniaturisation devient physiquement difficile ?
  2. Combien de nanofeuillets empile-t-on généralement par transistor dans les transistors GAA à nanofeuillets en production ?
  3. Quelle structure rapproche les nanofeuillets nMOS et pMOS en intercalant entre eux une fine paroi isolante, afin de réduire la surface des cellules ?
  4. Comment appelle-t-on l'état où, le canal étant très court, les porteurs vont de la source au drain presque sans subir de diffusion ?
  5. Quel transistor réalise source, canal et drain avec le même type et la même concentration de dopage, sans jonction PN ?

Comparatifs sur ce thème