Moderne Transistoren (FinFET, GAA)

Wie heißt das Vorgehen, bei dem Entwurf und Prozesstechnik gleichzeitig betrachtet werden, um Fläche und Leistung zu optimieren, wenn Miniaturisierung physikalisch schwierig wird?

  1. AWafer-Level-Test
  2. BMooresches Gesetz
  3. CDTCO (Design-Technology Co-Optimization)
Antwort und Erläuterung anzeigen

Antwort: C. DTCO (Design-Technology Co-Optimization)

DTCO (Design-Technology Co-Optimization) ist das Vorgehen, Prozesstechnik für Transistoren und Leitungen gleichzeitig mit den Entwurfsregeln von Standardzellen und SRAM zu betrachten und so Fläche, Leistung und Leistungsaufnahme zu verbessern. Beispiele sind weniger Finnen für niedrigere Zellen oder vergrabene bzw. auf die Rückseite verlegte Versorgungsleitungen, um Verdrahtungsspielraum zu schaffen. Bei fortschrittlichen Generationen, in denen man sich nicht mehr allein auf Abmessungsverkleinerung verlassen kann, ist es eine große Säule der Integrationssteigerung.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Moderne Transistoren (FinFET, GAA)

  1. Wie viele Nanosheets werden bei in Serie gefertigten Nanosheet-GAA-Transistoren üblicherweise pro Transistor gestapelt?
  2. Welche Struktur verringert die Zellfläche, indem zwischen den Nanosheets von nMOS und pMOS eine dünne isolierende Wand eingefügt wird und diese näher zusammenrücken?
  3. Wie heißt der Zustand, in dem der Kanal so kurz ist, dass Ladungsträger fast ohne Streuung von der Source zur Drain laufen?
  4. Welcher Transistor hat Source, Kanal und Drain mit gleichem Leitungstyp und gleicher Konzentration und besitzt keinen PN-Übergang?
  5. Was ist der Zweck einer hoch dotierten Schicht am Fußpunkt der Finne (dem vom Gate schwer steuerbaren Teil) bei auf Bulk-Substrat gefertigten FinFETs?

Vergleiche zu diesem Thema