時脈閘控與電源閘控的差異：降低的功耗、恢復時間、狀態保持、電路比較

適用於什麼情況

時脈閘控

從數個週期到長時間，只要電路有未運作的期間就能隨時使用。能立即恢復且狀態得以保持，因此幾乎所有數位電路都會使用。

電源閘控

區塊長時間不使用時，或漏電功耗的比例大時（微細製程或高溫）。用於閒置時間長到足以回收保存與還原所需能量的情況。

搭配使用

一般採用分階段的方式：先停止時脈，若閒置可能變長，再保存狀態並切斷電源。也會與 DVFS 搭配使用。

理解度檢測

1. 比較時脈閘控與電源閘控的說明，下列何者正確？
2. 設置在電源閘控切斷電源的區塊與運作中區塊交界處的隔離單元（isolation cell），其作用下列何者正確？
3. 在以時脈與致能訊號的2輸入AND閘停止時脈的電路中，STA的時脈閘控檢查所確認的內容何者正確？

前往電源管理（軟體控制）的練習題

相關名詞的解說

時脈閘控

停止對未使用之電路區塊供應時脈，以減少無謂切換所造成耗電的低功耗設計手法。

電源閘控（Power gating）

以開關切斷對未使用之電路區塊的電源供應，使漏電功耗也幾乎歸零的低功耗手法。需要注意狀態保存與恢復的時間。

保持暫存器（Retention register）

即使在電源閘控切斷電源期間，也能以小型常時供電的記憶體保持狀態的正反器。恢復時可從中斷處繼續動作。

隔離單元（Isolation cell）

即使被切斷電源的區塊輸出變成不定，也要對運作中的一側傳遞確定值，而放置在邊界的單元。

電源域（Power domain）

晶片內共用相同電源電壓與相同電源開關控制的電路範圍。可依區塊管理電壓與電源。

相關的比較

• 靜態功耗與動態功耗的差異：成因、公式、溫度依存、降低方法比較從成因、公式、對電源電壓與頻率的依存、溫度依存、降低方法、微縮（scaling）所帶來的變化等面向，以表格比較 CMOS 電路的靜態功耗（漏電功耗）與動態功耗，並說明待機中與動作中有效對策的差異。
• CPU 與 GPU 的差異：結構、擅長的運算、用途比較從設計目的、核心數、執行模型、快取、記憶體頻寬、分支、資料傳輸與擅長的運算等面向，以表格比較 CPU 與 GPU。
• I2C、SPI、UART 的差異：佈線、速度、使用時機比較從佈線數量、時脈、速度、連接形態、位址、錯誤偵測與在微控制器上的主要用途等面向，以表格比較 I2C、SPI、UART。
• Verilog 與 VHDL 的差異：兩種硬體描述語言比較從來歷、語法、型別、大小寫、驗證功能、使用領域與選擇方式等面向，以表格比較 Verilog 與 VHDL。
• NVMe 與 SATA SSD 的差異：速度、介面、選擇方式從介面、速度、延遲、指令佇列、外型、耗電量、相容性、價格與適合的使用者等面向，以表格比較 NVMe 與 SATA 的 SSD。
• MCU與MPU的差異：微控制器與微處理器比較以整合度、時脈、記憶體、作業系統、即時性、耗電量、開機時間、成本與用途等面向，用表格比較MCU與MPU。