クロックゲーティング란?
くろっくげーてぃんぐ
使っていない回路ブロックへのクロックの供給を止めて、無駄なスイッチングによる消費電力を減らす低消費電力設計の手法。
일본어 명칭: クロックゲーティング
분야: IC 설계 흐름과 EDA
관련 용어
高位合成(HLS) 論理合成 配置配線 DRC(デザインルールチェック) FPGA LVS PDK(プロセスデザインキット) RTL(レジスタ転送レベル) SPICE STA(静的タイミング解析)
くろっくげーてぃんぐ
使っていない回路ブロックへのクロックの供給を止めて、無駄なスイッチングによる消費電力を減らす低消費電力設計の手法。
일본어 명칭: クロックゲーティング
분야: IC 설계 흐름과 EDA
高位合成(HLS) 論理合成 配置配線 DRC(デザインルールチェック) FPGA LVS PDK(プロセスデザインキット) RTL(レジスタ転送レベル) SPICE STA(静的タイミング解析)