LSI設計流程與EDA

在大規模SoC的驗證中,將設計好的電路放在專用硬體或FPGA上運作,並結合軟體進行高速驗證的方法為下列何者?

  1. A模擬器硬體加速(emulation)或FPGA原型驗證
  2. BDRC
  3. CCMP
查看答案與解析

正確答案:A. 模擬器硬體加速(emulation)或FPGA原型驗證

以軟體進行邏輯模擬時,大規模電路運作1秒的內容可能要花上好幾天。將電路實作在模擬加速器或FPGA上運作,驗證速度可快上數個數量級,並能在實際運行OS與應用程式的同時,於晶片完成之前就進行軟體開發與驗證。兩者的差別在於:模擬加速器容易觀測內部訊號,FPGA原型則速度更快。

練習這個領域 前往領域頁面

LSI設計流程與EDA的其他題目

  1. 完成設計與驗證後,將光罩製作用的資料交付給製造方,稱為什麼?
  2. 在下線前的最終確認(sign-off)中,與時序驗證並行進行的電源佈線分析為下列何者?
  3. 為了不易受製造變異或缺陷的影響,而在佈局等方面下工夫的設計理念為下列何者?
  4. 在類比電路的佈局中,將成對的電晶體分割並配置,使彼此重心一致的手法為下列何者?
  5. 在佈局的空白處配置不具電路功能的虛設圖案,其主要目的為下列何者?

這個領域的比較