CPU與架構
在多核心 CPU 中,當各核心的快取內有相同位址的資料時,用來維持其內容一致性的機制是下列何者?
- A分支預測
- BTLB
- C快取一致性(cache coherency)控制
查看答案與解析
正確答案:C. 快取一致性(cache coherency)控制
當某個核心改寫了快取上的資料時,若其他核心的快取中仍留有舊資料,就會使用到錯誤的值。一致性控制讓每條快取列(cache line)具有「已修改、共享、無效」等狀態(如 MESI 協定),並在寫入時使其他核心的副本無效,以維持一致性。核心數一多,通訊量就會增加,因此會以目錄式(directory)等方式提高效率。