CPU與架構

在多核心 CPU 中,當各核心的快取內有相同位址的資料時,用來維持其內容一致性的機制是下列何者?

  1. A分支預測
  2. BTLB
  3. C快取一致性(cache coherency)控制
查看答案與解析

正確答案:C. 快取一致性(cache coherency)控制

當某個核心改寫了快取上的資料時,若其他核心的快取中仍留有舊資料,就會使用到錯誤的值。一致性控制讓每條快取列(cache line)具有「已修改、共享、無效」等狀態(如 MESI 協定),並在寫入時使其他核心的副本無效,以維持一致性。核心數一多,通訊量就會增加,因此會以目錄式(directory)等方式提高效率。

練習這個領域 前往領域頁面

CPU與架構的其他題目

  1. 為了降低 CPU 的功耗,依負載動態改變工作頻率與電源電壓的技術是下列何者?
  2. 利用投機執行的痕跡殘留在快取中,推測本來無法存取之資料的攻擊,其被揭露的漏洞例子是下列何者?
  3. 作為 CPU 散熱設計的參考,表示標準高負載時所產生熱量的指標是下列何者?
  4. 表示每個時脈可執行之指令數的指標是下列何者?
  5. 因功耗與發熱的限制,導致無法同時讓晶片上所有電路都以最大效能運作的問題,稱為什麼?

這個領域的比較