CPU與架構

目前許多 CPU 所使用之快取列(快取區塊)的大小,下列何者為一般情況?

  1. A1 位元組
  2. B64 位元組
  3. C64 MB
查看答案與解析

正確答案:B. 64 位元組

許多 CPU 在快取與主記憶體之間,是以 64 位元組的快取列為單位交換資料。相鄰位址的資料經常會被連續使用(空間局部性),所以一併取入較有效率,也與 DRAM 的突發傳輸(DDR4 為 8 次 × 8 位元組 = 64 位元組)相符。在多執行緒程式中,必須注意若不同的變數位於同一條快取列,會發生互相爭奪的「偽共享」(false sharing)。

  • A. 若一次只處理 1 位元組,與主記憶體往來的效率會變差。
  • B. 正確。一般為 64 位元組。
  • C. 64 MB 是整個快取容量的數量級,不是快取列的大小。
練習這個領域 前往領域頁面

CPU與架構的其他題目

  1. 在管線中,當下一道指令立即使用前一道指令的結果(資料危障)時,不等待寫入暫存器,而將運算結果直接交給下一道指令的手法是下列何者?
  2. 關於小端序(little-endian)的說明,下列何者正確?
  3. 在單一 CPU 核心上同時處理多個執行緒的指令,以有效利用核心內運算單元等資源的技術是下列何者?
  4. 在微控制器等中,將周邊裝置的暫存器對應到與記憶體相同的位址空間,並以一般的記憶體讀寫指令來操作的方式是下列何者?
  5. 搭載於微控制器的看門狗計時器(watchdog timer)的作用,下列何者正確?

這個領域的比較