generate文とは
じぇねれーとぶん
Verilogで、繰り返しや条件によって回路の記述を展開して作る構文。同じmoduleのインスタンスを規則的に並べるときなどに使う。
この用語の分野: ハードウェア記述言語と検証
解説の中の「generate文」
generate文の中のforは、genvarの値ごとに中身を展開して、回路の記述を繰り返し作ります。
上のgenerate文の働きとして正しいものはどれか。
「generate文」が出てくる問題(1問)
関連する用語
意図しないラッチ X楽観主義 回帰テスト 組み合わせループ ゲートレベルシミュレーション 参照モデル SystemVerilog 制約付きランダム検証 センシティビティリスト テストベンチ