generate文란?

じぇねれーとぶん

Verilogで、繰り返しや条件によって回路の記述を展開して作る構文。同じmoduleのインスタンスを規則的に並べるときなどに使う。

일본어 명칭: generate文

분야: HDL과 검증