タイミング解析とCDC

ホールド違反を直すために、データ経路に遅延用のバッファを挿入する。このときに確認すべきこととして最も重要なものはどれか。

  1. A受け側フリップフロップのクロックにも同じ量の遅延を入れて、スキューを0に保つこと
  2. B追加した遅延によって、同じ経路のセットアップのスラックが不足しないこと
  3. C挿入するバッファは駆動力の大きいものにして、できるだけ遅延を小さくすること
答えと解説を見る

正解:B. 追加した遅延によって、同じ経路のセットアップのスラックが不足しないこと

ホールド違反はデータが早く着きすぎることなので、データ経路に遅延を足して到着を遅らせます。ただし足した遅延はセットアップの到着時刻も遅らせます。ホールドは速いコーナーで 0.05 ns 改善するバッファが、遅いコーナーでは 0.1 ns 以上の遅延になることもあるので、セットアップに余裕がある範囲で入れる必要があります。受け側のクロックにも同じ遅延を入れると改善分が打ち消され、駆動力を上げて遅延を減らすのは目的と逆です。

この分野を解く 分野ページへ

タイミング解析とCDCの参考書を探す PR

Amazonの検索結果へのリンクです。Amazonのアソシエイトとして、半導体教室は適格販売により収入を得ています。

タイミング解析とCDCのほかの問題

  1. クロック周期 1.25 ns(800 MHz)の経路で、クロック→出力遅延と組み合わせ回路の遅延の合計が 1.05 ns、セットアップ時間が 0.05 ns、セットアップ用のクロックの不確かさが 0.05 ns に設定されている。セットアップのスラックはいくらか。
  2. クロックの不確かさの設定で、セットアップ用には周期ジッタを含めるが、ホールド用には含めないことが多い。その理由として正しいものはどれか。
  3. STAで、セットアップとホールドをそれぞれ主にどのコーナー条件で確認するかの組み合わせとして正しいものはどれか。
  4. OCVディレーティングとして、セットアップ解析で送り側のクロック経路とデータ経路の遅延を1.1倍、受け側のクロック経路の遅延を0.9倍にする。送り側クロック経路 1.0 ns、データ経路(クロック→出力を含む)1.5 ns、受け側クロック経路 1.0 ns(共通部分はない)、周期 3.0 ns、セットアップ時間 0.1 ns のとき、セットアップのスラックはいくらか。
  5. OCVディレーティングを使ったSTAで、送り側と受け側のクロック経路が途中まで共通な場合に行うCRPR(共通パスの悲観性の除去)の説明として正しいものはどれか。