Français
Menu

Analyse temporelle et CDC

Pour corriger une violation de hold, on insère des buffers de retard sur le chemin de données. Quel est le point le plus important à vérifier à cette occasion ?

  1. AInsérer le même retard sur l'horloge de la bascule réceptrice afin de maintenir un skew nul
  2. BQue le retard ajouté ne rende pas insuffisante la marge de setup de ce même chemin
  3. CUtiliser des buffers à forte capacité de commande afin de réduire le plus possible le retard
Afficher la réponse et l'explication

Réponse : B. Que le retard ajouté ne rende pas insuffisante la marge de setup de ce même chemin

Une violation de hold signifie que les données arrivent trop tôt ; on retarde donc leur arrivée en ajoutant du retard sur le chemin de données. Mais ce retard repousse aussi l'instant d'arrivée pour le setup. Un buffer qui améliore le hold de 0,05 ns au coin rapide peut représenter 0,1 ns ou plus de retard au coin lent ; il faut donc l'insérer dans la limite de la marge disponible en setup. Ajouter le même retard sur l'horloge de réception annulerait le gain, et augmenter la capacité de commande pour réduire le retard va à l'encontre du but recherché.

S'entraîner sur ce thème Retour au thème

Autres questions sur Analyse temporelle et CDC

  1. Sur un chemin de période d'horloge 1,25 ns (800 MHz), la somme du délai horloge-sortie et du délai combinatoire est de 1,05 ns, le temps d'établissement de 0,05 ns, et l'incertitude d'horloge pour le setup est fixée à 0,05 ns. Quelle est la marge de setup ?
  2. Dans le réglage de l'incertitude d'horloge, on inclut souvent la gigue de période pour le setup mais pas pour le hold. Quelle en est la raison correcte ?
  3. En STA, quelle association des conditions de coin (corner) principalement utilisées pour vérifier respectivement le setup et le hold est correcte ?
  4. Pour le derating OCV, en analyse de setup, on multiplie par 1,1 les délais du chemin d'horloge d'émission et du chemin de données, et par 0,9 celui du chemin d'horloge de réception. Avec un chemin d'horloge d'émission de 1,0 ns, un chemin de données (horloge-sortie compris) de 1,5 ns, un chemin d'horloge de réception de 1,0 ns (sans partie commune), une période de 3,0 ns et un temps d'établissement de 0,1 ns, quelle est la marge de setup ?
  5. En STA avec derating OCV, lorsque les chemins d'horloge d'émission et de réception sont communs sur une partie de leur parcours, quelle description du CRPR (suppression du pessimisme du chemin commun) est correcte ?