LSI-ontwerpflow en EDA

Welke methode simuleert bij het ontwerp van analoge schakelingen telkens opnieuw met willekeurig toegepaste variatie in transistoreigenschappen door productievariatie en schat de verdeling van prestaties en de opbrengst?

  1. AMonte-Carlosimulatie
  2. BLogische synthese
  3. CDicing
Antwoord en toelichting tonen

Antwoord: A. Monte-Carlosimulatie

Bij Monte-Carlosimulatie wordt schakelingssimulatie honderden tot duizenden keren herhaald waarbij parameters zoals de drempelspanning op basis van het variatiemodel van de PDK met toevalsgetallen worden gewijzigd. Uit de verdelingen van onder meer offsetspanning en versterking kan het aandeel worden geschat dat aan de specificatie voldoet (parametrische opbrengst). Bij schakelingen zoals SRAM-cellen, waar van miljoenen cellen er geen enkele mag falen, worden ook methoden gebruikt om zeldzame fouten efficiënt te schatten.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over LSI-ontwerpflow en EDA

  1. Welke methode voor logische simulatie van schakelingen berekent alleen wanneer een signaalwaarde verandert (een gebeurtenis) de delen die daardoor worden beïnvloed?
  2. Welke volgorde is juist voor de ontwerpflow van een gewone digitale LSI?
  3. Welke uitspraak over logische synthese is juist?
  4. Welke uitspraak over statische timinganalyse (STA) is juist?
  5. Welke hardwarebeschrijvingstaal wordt vooral gebruikt bij RTL-ontwerp?

Vergelijkingen bij dit onderwerp