LSI-ontwerpflow en EDA

Welke uitspraak over het standaardcelontwerp (standard cell) is juist?

  1. AAlle transistors worden met de hand één voor één geplaatst en ontworpen
  2. BVooraf ontworpen en geverifieerde cellen zoals gates worden naast elkaar geplaatst en bedraad om de schakeling te maken
  3. CDe schakeling kan na de productie worden herschreven
Antwoord en toelichting tonen

Antwoord: B. Vooraf ontworpen en geverifieerde cellen zoals gates worden naast elkaar geplaatst en bedraad om de schakeling te maken

Bij het standaardcelontwerp worden basisschakelingen zoals NAND en flipflops vooraf ontworpen en geverifieerd als cellen van gelijke hoogte, en worden ze door tools voor logische synthese en place and route in rijen geplaatst en verbonden. Doordat de hoogte gelijk is, kunnen voedingsrails worden gedeeld en is automatisering eenvoudig. De meeste grootschalige digitale LSI's gebruiken deze methode. Alles met de hand ontwerpen is full-custom, en herschrijven na de productie is FPGA.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over LSI-ontwerpflow en EDA

  1. Welke eigenschap van een FPGA is juist?
  2. Wat is het belangrijkste doel van klokboomsynthese (CTS) in de place-and-routefase?
  3. Wat is de juiste betekenis van "IP (IP-core)" bij LSI-ontwerp?
  4. Welke timingovertreding bij statische timinganalyse treedt op wanneer het signaal direct na de klokflank te snel verandert, zodat de flipflop de vorige gegevens niet meer correct kan vasthouden?
  5. Hoe heet de complete set ontwerpgegevens die een foundry aan ontwerpers levert, met ontwerpregels, componentmodellen en celbibliotheken?

Vergelijkingen bij dit onderwerp