LSI-ontwerpflow en EDA
Welke volgorde is juist voor de ontwerpflow van een gewone digitale LSI?
- ASpecificatieontwerp → RTL-ontwerp → logische synthese → place and route
- BLogische synthese → specificatieontwerp → place and route → RTL-ontwerp
- CPlace and route → RTL-ontwerp → logische synthese → specificatieontwerp
Antwoord en toelichting tonen
Antwoord: A. Specificatieontwerp → RTL-ontwerp → logische synthese → place and route
Eerst worden bij het specificatieontwerp functies en prestaties vastgelegd en vervolgens wordt het RTL-ontwerp gemaakt in een hardwarebeschrijvingstaal zoals Verilog of VHDL. Daarna zet logische synthese dit om in een netlist op gateniveau en maakt place and route de layout op de chip. In elke fase vindt verificatie plaats, en uiteindelijk wordt masker-data uitgevoerd. Omdat het een stroom is van een hoog abstractieniveau naar steeds concretere vorm, zijn andere volgordes niet mogelijk. Bij geavanceerde producten kan het van specificatie tot tape-out één tot twee jaar duren.