IC 설계 흐름과 EDA

타이밍 제약(SDC)에서 클록 지터나 스큐 예상분 등으로서 클록 주기에서 미리 빼 두는 여유를 지정하는 것은 무엇인가?

  1. A클록 불확실성(clock uncertainty)
  2. B도즈량
  3. C종횡비
정답과 해설 보기

정답: A. 클록 불확실성(clock uncertainty)

클록 불확실성은 클록 지터나 배치 배선 전에 예상하는 스큐 등의 영향을 타이밍 분석에서 여유로서 빼 두기 위한 설정입니다. 예를 들어 주기 1 ns에 불확실성이 50 ps이면 데이터는 0.95 ns에 도달해야 합니다. 설계 단계에 따라 값을 조정하며, 배치 배선 후에는 실제 클록 트리로 계산한 스큐로 대체하고 지터분만 남깁니다. 도즈량과 종횡비는 제조 용어입니다.

  • A. 맞습니다. 클록 주기에서 빼 두는 여유 설정입니다.
  • B. 도즈량은 이온 주입의 양입니다.
  • C. 종횡비는 깊이와 폭의 비입니다.
이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. 정적 타이밍 분석에서 비관적이 되기 쉬운 일반 분석의 결과를, 위반된 경로에 대해 실제 신호 전달 방식에 기반하여 상세히 재계산하여 불필요한 여유를 제거하는 기법을 무엇이라고 하는가?
  2. 아날로그 회로 설계에서 제조 편차에 의한 트랜지스터 특성의 변화를 무작위로 여러 번 부여하여 시뮬레이션하고 성능 분포와 수율을 추정하는 기법은 무엇인가?
  3. 회로의 논리 시뮬레이션 방식 중 신호 값이 변화했을 때(이벤트)에만 그 영향을 받는 부분을 계산하는 방식은 무엇인가?
  4. 트랜지스터를 빼곡히 깔아 둔 공통 기반(마스터)을 미리 만들어 두고, 배선층만 품종별로 설계하여 제조하는 방식은 무엇인가?
  5. SystemVerilog를 사용한 검증에서 재사용하기 쉬운 테스트 환경(테스트벤치)을 구성하기 위한 표준 방법론은 무엇인가?

이 분야의 비교