Interfaces d'E/S et bus

Une liaison rapide comme l'Ethernet 100 gigabits est parfois réalisée en regroupant par exemple 4 voies de 25 Gb/s. Quel est le principe correct ?

  1. A3 voies sur 4 sont des réserves ; une seule transmet réellement les données
  2. BLes mêmes données sont envoyées sur les 4 lignes et les erreurs sont corrigées par vote majoritaire
  3. CLe débit par voie étant limité, les données sont réparties sur plusieurs voies SerDes pour obtenir la bande passante totale
Afficher la réponse et l'explication

Réponse : C. Le débit par voie étant limité, les données sont réparties sur plusieurs voies SerDes pour obtenir la bande passante totale

Le débit atteignable par une voie SerDes est limité par la technologie des circuits et du canal. Les données sont donc réparties sur plusieurs voies, puis réalignées et remises dans l'ordre côté réception, pour obtenir globalement une grande bande passante. Lorsque la technologie progresse et que le débit par voie augmente, la même bande passante peut être obtenue avec moins de voies ; une seule voie à 100 Gb/s en PAM4 peut par exemple transmettre 100 gigabits.

S'entraîner sur ce thème Retour au thème

Autres questions sur Interfaces d'E/S et bus

  1. Quel est l'objectif de l'horloge à étalement de spectre (SSC) utilisée notamment en PCI Express ?
  2. Que signifie le fait qu'une voie PCI Express soit « full duplex » ?
  3. Quelle description du contrôle de flux par crédits utilisé en PCI Express est correcte ?
  4. Dans les systèmes reliant de nombreux GPU pour l'IA, quelle est la principale raison de l'utilisation de liaisons rapides dédiées entre GPU (comme NVLink de NVIDIA), distinctes de PCI Express ?
  5. En PCI Express, l'envoi de nombreux paquets d'écriture de petites données de 64 octets réduit nettement la bande passante utile par rapport à la valeur théorique. Quelle en est la principale raison ?

Comparatifs sur ce thème