LSI-Entwurfsablauf und EDA

Welcher Grund dafür, die statische Timing-Analyse unter mehreren Kombinationen aus Prozessstreuung, Versorgungsspannung und Temperatur durchzuführen, ist richtig?

  1. AUm die Analysezeit zu verkürzen
  2. BUm sicherzustellen, dass das Timing auch bei veränderter Fertigungsstreuung und Betriebsumgebung unter allen Bedingungen erfüllt wird
  3. CUm die Layoutfläche zu verkleinern
Antwort und Erläuterung anzeigen

Antwort: B. Um sicherzustellen, dass das Timing auch bei veränderter Fertigungsstreuung und Betriebsumgebung unter allen Bedingungen erfüllt wird

Die Geschwindigkeit von Transistoren hängt von Fertigungsstreuung (Process), Versorgungsspannung (Voltage) und Temperatur (Temperature) ab. Unter langsamen Bedingungen treten leichter Setup-Verletzungen auf, unter schnellen Hold-Verletzungen; daher wird an mehreren PVT-Ecken analysiert, um den korrekten Betrieb unter allen Bedingungen sicherzustellen. Bei feinen Prozessen gibt es auch die Temperaturinversion, bei der es bei niedriger Spannung mit sinkender Temperatur langsamer wird, und die Zahl der Ecken nimmt tendenziell zu. Die Analysezeit wird im Gegenteil länger.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Wie heißt der Prozess, der aus dem Layout nach Platzierung und Verdrahtung Widerstände und Kapazitäten der Leitungen extrahiert?
  2. Welches Verfahren zur Verifikation großer SoCs führt die entworfene Schaltung auf spezieller Hardware oder einem FPGA aus und verifiziert sie zusammen mit Software schnell?
  3. Wie wird die Übergabe der Daten für die Maskenfertigung an die Fertigung nach Abschluss von Entwurf und Verifikation genannt?
  4. Welche Analyse der Versorgungsleitungen wird bei der abschließenden Prüfung vor dem Tape-out (Sign-off) neben der Timing-Verifikation durchgeführt?
  5. Welcher Entwurfsansatz gestaltet Layout usw. so, dass es gegen Fertigungsstreuung und Defekte weniger anfällig ist?

Vergleiche zu diesem Thema