Test und Prüfung

Welche Aussage zum Haftfehlermodell (Stuck-at-Fehler), das beim Test von Logikschaltungen verwendet wird, ist richtig?

  1. AEin Fehler, bei dem das Signal langsamer übertragen wird
  2. BEin Fehler, bei dem der Wert einer Signalleitung auf 0 oder 1 festgehalten wird
  3. CEin Fehler, bei dem die Chiptemperatur steigt
Antwort und Erläuterung anzeigen

Antwort: B. Ein Fehler, bei dem der Wert einer Signalleitung auf 0 oder 1 festgehalten wird

Das Haftfehlermodell nimmt Fehler an, bei denen eine Signalleitung der Schaltung stets auf 0 (Stuck-at-0) oder stets auf 1 (Stuck-at-1) festgehalten wird; bei n Signalleitungen werden 2n Fehler betrachtet. Obwohl einfach, kann es viele physikalische Defekte wie Kurzschlüsse und Unterbrechungen repräsentieren und ist die Grundlage von ATPG und der Bewertung der Fehlerabdeckung. Fehler, bei denen Signale langsamer werden, werden mit Verzögerungsfehlermodellen behandelt, und Temperaturanstieg ist kein Fehlermodell.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Test und Prüfung

  1. Welche Definition der Fehlerabdeckung (Fault Coverage) von Testmustern ist richtig?
  2. Was ist KGD (Known Good Die), das beim Montieren mehrerer Chips in einem Gehäuse wichtig ist?
  3. Wie heißt das Verfahren, bei dem mehrere Chips gleichzeitig mit dem Tester gemessen werden, um die Testkosten zu senken?
  4. Wie heißt die automatische Erzeugung von Testmustern zur Fehlererkennung aus der Netzliste einer Schaltung?
  5. Wie heißt der Test, der den Versorgungsstrom einer CMOS-Schaltung im Ruhezustand misst, um Defekte wie Brückenfehler zu erkennen?