SRAM und Flash-Speicher

Warum werden bei Mehrbit-NAND-Flash (MLC oder TLC) die Bitfolgen benachbarter Schwellenspannungszustände so vergeben, dass sie sich nur in einem Bit unterscheiden?

  1. ADamit kein Löschen nötig ist
  2. BDamit bei Fehllesen eines Nachbarzustands der Fehler nur ein Bit betrifft
  3. CDamit sich die Schreibgeschwindigkeit verdoppelt
Antwort und Erläuterung anzeigen

Antwort: B. Damit bei Fehllesen eines Nachbarzustands der Fehler nur ein Bit betrifft

Bei Mehrbit-Zellen verbreitern sich die Verteilungen der Schwellenspannung durch Degradation und Interferenz und überlappen mit Nachbarzuständen, was zu Fehllesungen führt. Da Fehllesungen fast immer zwischen benachbarten Zuständen auftreten, betrifft der Fehler bei Zuordnung durch einen Gray-Code, bei dem sich die Bitfolgen benachbarter Zustände nur in einem Bit unterscheiden, auch bei Fehllesung nur ein Bit, und die Belastung der ECC wird minimiert. Bei den 8 Zuständen von TLC ordnet man z. B. 111→110→100→101→001→000→010→011 an.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu SRAM und Flash-Speicher

  1. Wie heißt bei 3D-NAND die Struktur, bei der die Enden der gestapelten Lagen stufenförmig bearbeitet sind, um die Wortleitungen jeder Lage zu kontaktieren?
  2. Was ist der Hauptvorteil der Struktur (CMOS under Array u. Ä.) bei 3D-NAND, bei der Peripherieschaltungen wie Leseverstärker unter dem Speicherzellenarray angeordnet werden?
  3. Welche Aussage zum Aufbau einer üblichen 6-Transistor-SRAM-Zelle ist richtig?
  4. Welche Aussage zu den Merkmalen von NAND-Flash im Vergleich zu NOR-Flash ist richtig?
  5. Wie heißt das Verfahren bei Flash-Speichern, bei dem eine Speicherzelle 3 Bit Information speichert?

Vergleiche zu diesem Thema