LSI-Entwurfsablauf und EDA

Welches Verfahren im Analoglayout teilt Transistoren eines Paares auf und platziert sie so, dass ihre Schwerpunkte zusammenfallen?

  1. ACommon-Centroid-Platzierung
  2. BStandardzellen-Platzierung
  3. CTaktbaumsynthese
Antwort und Erläuterung anzeigen

Antwort: A. Common-Centroid-Platzierung

Bei Transistorpaaren, deren gleiche Eigenschaften wichtig sind, wie Differenzpaaren oder Stromspiegeln, werden die Transistoren aufgeteilt und abwechselnd mit zusammenfallendem Schwerpunkt platziert (z. B. ABBA), damit Gradienten von Schichtdicke, Dotierstoffkonzentration oder Temperatur auf dem Wafer keinen Einfluss haben. Der Einfluss des Gradienten wirkt auf beide gleich stark und hebt sich auf. Dies heißt Common-Centroid-Platzierung. Standardzellen-Platzierung und CTS sind Verfahren für digitale Schaltungen.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Was ist der Hauptzweck des Platzierens von Dummy-Mustern, die keine Schaltungsfunktion haben, auf freien Stellen im Layout?
  2. Welche Musterzuordnung durch das Entwurfswerkzeug ist bei einem Layout mit Double Patterning richtig?
  3. Welche Aussage zur Netzliste ist richtig?
  4. Wie wird die Beschreibung der Timing-Bedingungen wie Taktperiode und Ein-/Ausgangsverzögerungen für Logiksynthese und statische Timing-Analyse genannt?
  5. Welches ist das typische Format der Layoutdaten, die für die Maskenfertigung an die Fertigung übergeben werden?

Vergleiche zu diesem Thema