LSI-Entwurfsablauf und EDA

Welches Verfahren zur Verifikation großer SoCs führt die entworfene Schaltung auf spezieller Hardware oder einem FPGA aus und verifiziert sie zusammen mit Software schnell?

  1. AEmulation und FPGA-Prototyping
  2. BDRC
  3. CCMP
Antwort und Erläuterung anzeigen

Antwort: A. Emulation und FPGA-Prototyping

Softwarebasierte Logiksimulation wird bei großen Schaltungen so langsam, dass für eine Sekunde Betrieb mehrere Tage nötig sind. Wird die Schaltung in einem Emulator oder FPGA implementiert und betrieben, lässt sich um mehrere Größenordnungen schneller verifizieren, und mit echtem Betriebssystem und echten Anwendungen können Softwareentwicklung und -verifikation bereits vor Fertigstellung des Chips vorangetrieben werden. Emulatoren erlauben leichte Beobachtung interner Signale, FPGA-Prototypen sind dagegen schneller.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Wie wird die Übergabe der Daten für die Maskenfertigung an die Fertigung nach Abschluss von Entwurf und Verifikation genannt?
  2. Welche Analyse der Versorgungsleitungen wird bei der abschließenden Prüfung vor dem Tape-out (Sign-off) neben der Timing-Verifikation durchgeführt?
  3. Welcher Entwurfsansatz gestaltet Layout usw. so, dass es gegen Fertigungsstreuung und Defekte weniger anfällig ist?
  4. Welches Verfahren im Analoglayout teilt Transistoren eines Paares auf und platziert sie so, dass ihre Schwerpunkte zusammenfallen?
  5. Was ist der Hauptzweck des Platzierens von Dummy-Mustern, die keine Schaltungsfunktion haben, auf freien Stellen im Layout?

Vergleiche zu diesem Thema