LSI-Entwurfsablauf und EDA

Welcher Entwurfsansatz gestaltet Layout usw. so, dass es gegen Fertigungsstreuung und Defekte weniger anfällig ist?

  1. ADFT (Design for Test)
  2. BCTS (Clock Tree Synthesis)
  3. CDFM (Design for Manufacturability)
Antwort und Erläuterung anzeigen

Antwort: C. DFM (Design for Manufacturability)

DFM (Design for Manufacturability) ist eine Entwurfsmethode für fertigungsfreundliche Layouts mit hoher Ausbeute, etwa durch Vermeiden von Mustern, die sich lithografisch schwer auflösen lassen, doppelte Vias, damit die Verbindung auch bei Ausfall eines Vias bestehen bleibt, oder möglichst große Leitungsabstände. Es werden auch Werkzeuge eingesetzt, die anhand von Fertigungsdaten gefährdete Muster finden. DFT betrifft die Testbarkeit, CTS die Taktverteilung.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Welches Verfahren im Analoglayout teilt Transistoren eines Paares auf und platziert sie so, dass ihre Schwerpunkte zusammenfallen?
  2. Was ist der Hauptzweck des Platzierens von Dummy-Mustern, die keine Schaltungsfunktion haben, auf freien Stellen im Layout?
  3. Welche Musterzuordnung durch das Entwurfswerkzeug ist bei einem Layout mit Double Patterning richtig?
  4. Welche Aussage zur Netzliste ist richtig?
  5. Wie wird die Beschreibung der Timing-Bedingungen wie Taktperiode und Ein-/Ausgangsverzögerungen für Logiksynthese und statische Timing-Analyse genannt?

Vergleiche zu diesem Thema