Fortgeschrittene Technologien (3D-Integration, Chiplets)

Welcher Vorteil des Verfahrens, bei dem beim 3D-NAND Speicherzellenarray und Peripherieschaltung auf getrennten Wafern gefertigt und anschließend gebondet werden, ist richtig?

  1. ADer Fertigungsablauf besteht stets nur aus einem Prozessschritt
  2. BSpeicherzellen werden überflüssig
  3. CBeide können mit dem jeweils geeigneten Prozess gefertigt werden, und die Chipfläche kann verkleinert werden
Antwort und Erläuterung anzeigen

Antwort: C. Beide können mit dem jeweils geeigneten Prozess gefertigt werden, und die Chipfläche kann verkleinert werden

Werden Speicherzellenarray und Peripherieschaltung (CMOS-Schaltung) auf getrennten Wafern mit jeweils optimalem Prozess gefertigt und durch Bonden verbunden, liegt die Peripherieschaltung unter den Speicherzellen, sodass die Chipfläche kleiner wird. Da bei der Zellenarray-Herstellung Hochtemperaturschritte auftreten, werden die Transistoren der Peripherieschaltung auf einem separaten Wafer nicht durch diese Wärme geschädigt und können leistungsfähiger sein. Da beide Wafer parallel gefertigt werden können, verkürzt sich auch die Fertigungszeit.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Fortgeschrittene Technologien (3D-Integration, Chiplets)

  1. Wie heißt das Material, das zwischen Chip und Heatspreader (Wärmeverteiler) eingefügt wird, um feine Spalte zu füllen und die Wärmeleitung zu verbessern?
  2. Wie heißt die für die Leistungsfähigkeit von Chiplet-Verbindungen maßgebliche Kenngröße, die angibt, welche Datenmenge pro Chipkantenlänge übertragen werden kann?
  3. Welche Aussage zum Unterschied zwischen 2.5D- und 3D-Packaging ist richtig?
  4. Welche Zahl von DRAM-Dies, die in einem HBM-Stack gestapelt werden, ist üblich?
  5. Wie heißt das Konzept, in einem Gehäuse Chips zu integrieren, die mit unterschiedlichen Fertigungsprozessen oder Materialien hergestellt wurden?

Vergleiche zu diesem Thema