FSI vs. BSI vs. gestapelter Bildsensor: Aufbau und Empfindlichkeit
CMOS-Bildsensoren lassen sich danach, von welcher Seite das Licht einfällt und wo die Schaltungen liegen, in drei Bauformen einteilen. Bei der Vorderseitenbelichtung (FSI) fällt das Licht von der Vorderseite mit den Verdrahtungsebenen ein, sodass ein Teil davon von der Verdrahtung abgeschattet wird. Bei der Rückseitenbelichtung (BSI) wird der Wafer umgedreht und auf wenige µm gedünnt, und das Licht fällt von der verdrahtungsfreien Rückseite ein, sodass auch kleine Pixel ausreichend empfindlich sind. Beim gestapelten Sensor wird ein BSI-Pixelchip mit einem Logikchip verbunden, der die Auslese- und Bildverarbeitungsschaltungen enthält; dadurch wird der Chip kleiner und das Auslesen schneller.
| Merkmal | Vorderseitenbelichtung (FSI) | Rückseitenbelichtung (BSI) | Gestapelter Sensor |
|---|---|---|---|
| Lichteinfallsseite | Die Vorderseite mit den Verdrahtungsebenen. Das Licht erreicht die Fotodiode durch Mikrolinsen und Farbfilter und zwischen mehreren Verdrahtungsebenen hindurch | Die der Verdrahtung gegenüberliegende Seite (Rückseite). Das Licht erreicht die Fotodiode, ohne die Verdrahtung zu passieren | Rückseite. Der Pixelchip hat BSI-Aufbau |
| Grundaufbau | Pixel und Peripherieschaltungen auf einem einzigen Siliziumsubstrat | Nach der Vorderseitenprozessierung auf einen Trägerwafer gebondet; das ursprüngliche Substrat wird auf wenige µm gedünnt | Ein Pixelwafer wird mit einem Logikwafer für Auslesung, AD-Wandlung und Bildverarbeitung verbunden. Der Logikwafer ersetzt den Trägerwafer |
| Füllfaktor und Empfindlichkeit | Die Verdrahtung schattet einen Teil des Lichts ab; je kleiner das Pixel, desto stärker sinkt die Empfindlichkeit tendenziell | Licht wird nahezu über die gesamte Pixelfläche empfangen; hohe Empfindlichkeit | Gleichwertig mit BSI |
| Schräg einfallendes Licht | Die durchlaufenen Schichten sind dick; schräges Licht geht leicht verloren | Kurzer optischer Weg; robust gegenüber schrägem Licht | Gleichwertig mit BSI |
| Freiheit bei der Verdrahtung | Die Verdrahtung muss aus dem Lichtweg gehalten werden; Lagenzahl und Anordnung sind eingeschränkt | Keine optischen Einschränkungen; mehr Verdrahtungsebenen möglich | Ein Großteil der Schaltungen kann auf den Logikchip verlagert werden |
| Lage der Peripherieschaltungen | Um das Pixelarray herum, im selben Prozess wie die Pixel | Um das Pixelarray herum, im selben Prozess wie die Pixel | Auf dem Logikchip unter den Pixeln; kann in einem feinen, für Logik geeigneten Prozess gefertigt werden. Es gibt auch dreilagige Beispiele mit zusätzlichem Speicherchip |
| Chipfläche | Um die Peripherieschaltungen größer als der Pixelbereich | Um die Peripherieschaltungen größer als der Pixelbereich | Kleiner, da die Schaltungen unter den Pixeln liegen |
| Auslesegeschwindigkeit und Funktionen | Standard | Standard | Zusätzliche Schaltungen leicht unterzubringen; schnelles Auslesen, hohe Bildraten und Verarbeitung wie HDR lassen sich leicht integrieren |
| Fertigungsaufwand | Am einfachsten und günstigsten | Bonden, Dünnen und Oberflächenbehandlung der Rückseite (Passivierung) erforderlich | Zusätzlich zu den BSI-Schritten sind Wafer-zu-Wafer-Bonden und elektrische Verbindungen (TSV oder Cu-Cu-Hybrid-Bonding) nötig; am komplexesten |
| Hauptprobleme | Die Pixelverkleinerung ist begrenzt | Dunkelstrom durch Rückseitendefekte, Übersprechen in Nachbarpixel im dünnen Silizium (durch DTI unterdrückt), geringere Empfindlichkeit für Rot und nahes Infrarot | Zusätzlich zu den BSI-Problemen: Ausbeute der Bondverbindung und Einfluss der Wärme der Logik auf Dunkelstrom und Rauschen |
| Typische Anwendungen | Industrie- und Low-Cost-Sensoren mit großen Pixeln | Sensoren, die bei kleinen Pixeln Empfindlichkeit benötigen, etwa in Smartphones und Digitalkameras | Sensoren, die Geschwindigkeit und Miniaturisierung erfordern, etwa in High-End-Smartphones, Hochgeschwindigkeitskameras und im Automobilbereich |
Die Zahlenwerte sind typische Größenordnungen und variieren je nach Prozessgeneration und Produkt.