정적 전력 vs 동적 전력: 원인·식·온도 의존성·절감 방법 비교
CMOS 회로의 소비 전력은 신호가 전환될 때 쓰는 동적 전력과, 전환되지 않아도 계속 쓰는 정적 전력으로 나뉩니다. 동적 전력은 배선과 게이트 용량의 충전과 방전에 의한 것으로, P = αCV²f로 나타냅니다. 정적 전력은 꺼진 트랜지스터 등을 흐르는 누설 전류에 의한 것으로, 온도가 오르면 급격히 늘어납니다. 미세화로 전원 전압과 문턱 전압이 낮아지면서 정적 전력의 비중이 커졌습니다.
| 비교 항목 | 정적 전력 | 동적 전력 |
|---|---|---|
| 다른 이름 | 누설 전력 | 스위칭 전력 |
| 원인 | 꺼진 트랜지스터의 서브스레숄드 누설, 게이트 누설, 접합 누설 등 | 부하 용량의 충전과 방전. 전환 도중 pMOS와 nMOS가 동시에 켜지는 관통 전류를 포함하기도 합니다 |
| 식(기준) | P = V × Ileak(Ileak: 누설 전류) | P = αCV²f(α: 활동률, C: 용량, V: 전원 전압, f: 주파수) |
| 회로가 멈춰 있을 때 | 전원이 켜져 있는 한 소비됩니다 | 신호가 전환되지 않으면 거의 0 |
| 전원 전압에 대한 의존성 | 전압에 비례하는 것 이상으로 늘어납니다. DIBL 등으로 누설 전류 자체도 늘어나기 때문입니다 | 전압의 제곱에 비례합니다 |
| 주파수에 대한 의존성 | 거의 의존하지 않습니다 | 주파수에 비례합니다 |
| 온도에 대한 의존성 | 강함. 온도에 따라 지수 함수적으로 늘어나며, 열 폭주의 원인도 됩니다 | 약함 |
| 문턱 전압에 대한 의존성 | 강함. 문턱 전압을 낮추면 서브스레숄드 누설이 지수 함수적으로 늘어납니다(실온에서 약 60~100 mV 낮출 때마다 약 10배) | 직접 의존하지 않습니다. 단, 문턱 전압이 높으면 회로가 느려집니다 |
| 절감 방법 | 파워 게이팅, 문턱 전압이 높은 트랜지스터(멀티 Vt), 대기 중 전압 낮추기, High-k/메탈 게이트에 의한 게이트 누설 억제 | 클럭 게이팅, DVFS, 전원 전압 낮추기, 용량 줄이기, 활동률 낮추기 |
| 스케일링에 따른 변화 | 전원 전압과 함께 문턱 전압을 낮췄기 때문에 급격히 늘어나 무시할 수 없는 비중이 되었습니다. FinFET 등 게이트 제어성이 높은 구조로 억제하고 있습니다 | 데너드 스케일링에서는 치수와 전압을 같은 비율로 줄여 전력 밀도를 일정하게 유지할 수 있었습니다. 전압을 낮추기 어려워지면서 전력 밀도 상승이 문제가 되었습니다 |
| 영향이 커지는 상황 | 대기 시간이 긴 기기, 고온에서 동작하는 칩 | 높은 주파수에서 활발히 동작할 때 |
수치는 대략적인 자릿수 기준이며, 공정 세대와 제품에 따라 달라져요.