Met een klok met een periode van 2,0 ns is op een ingangspin set_input_delay 0,6 ns ingesteld. Wat is de maximaal toegestane vertraging van het pad binnen de chip van de ingangspin tot de flip-flop als de setuptijd van de interne flip-flop 0,1 ns is en klokvertraging en skew worden genegeerd?

Antwoord: A. 1,3 ns

set_input_delay specificeert de tijd die buiten de chip wordt verbruikt van de klokflank tot de data bij de ingangspin aankomt, zoals de clock-to-output-vertraging van de externe verzendende component en de bedradingsvertraging op de printplaat. Binnen de chip is de resterende tijd beschikbaar: 2,0 − 0,6 − 0,1 = 1,3 ns. 1,9 ns is de waarde zonder rekening te houden met de ingangsvertraging, 1,4 ns de waarde waarbij vergeten is de setuptijd af te trekken. Als de ingangsvertraging niet correct wordt opgegeven, worden de paden vanaf de ingangspinnen niet correct geanalyseerd.