Français
Menu

SRAM et mémoire flash

Quelle technique les contrôleurs de flash NAND utilisent-ils pour faire face à l'augmentation des erreurs de lecture liée au passage au multiniveau ?

  1. ALe chiffrement des données
  2. BDes codes correcteurs d'erreurs puissants (codes LDPC, etc.)
  3. CL'accélération de l'horloge
Afficher la réponse et l'explication

Réponse : B. Des codes correcteurs d'erreurs puissants (codes LDPC, etc.)

Plus une cellule stocke de bits, plus les distributions de tension de seuil se rapprochent et plus les erreurs de lecture augmentent. Les contrôleurs NAND utilisent donc des corrections d'erreurs puissantes comme les codes LDPC, qui ajoutent plusieurs centaines d'octets de contrôle à quelques KB de données. Le LDPC pouvant exploiter des informations de décision souple (« dans quelle mesure c'est probable »), on relit en décalant progressivement la tension de lecture pour accroître encore la capacité de correction.

S'entraîner sur ce thème Retour au thème

Autres questions sur SRAM et mémoire flash

  1. Quel est l'usage typique de la mémoire flash NOR ?
  2. Quelle description du ramasse-miettes (garbage collection) des SSD est correcte ?
  3. Comment appelle-t-on, lors d'une lecture SRAM, l'opération qui charge préalablement les lignes de bit à la tension d'alimentation, etc. ?
  4. Quel mode d'injection d'électrons est principalement utilisé pour l'écriture (programmation) de la mémoire flash NAND ?
  5. Comment appelle-t-on le phénomène par lequel, en flash NAND, des lectures répétées d'un même bloc modifient progressivement la tension de seuil des cellules non lues ?

Comparatifs sur ce thème