SRAM und Flash-Speicher

Welche Technik verwenden NAND-Flash-Controller, um der mit Mehrbit-Zellen zunehmenden Zahl von Lesefehlern zu begegnen?

  1. ADatenverschlüsselung
  2. BLeistungsfähige Fehlerkorrekturcodes (z. B. LDPC-Codes)
  3. CHöhere Taktfrequenz
Antwort und Erläuterung anzeigen

Antwort: B. Leistungsfähige Fehlerkorrekturcodes (z. B. LDPC-Codes)

Je mehr Bits eine Zelle speichert, desto enger werden die Abstände der Schwellenspannungsverteilungen und desto mehr Lesefehler treten auf. NAND-Controller verwenden daher leistungsfähige Fehlerkorrektur, etwa LDPC-Codes, bei denen einigen KB Daten einige hundert Byte Prüfbits hinzugefügt werden. LDPC kann Soft-Decision-Informationen („wie wahrscheinlich ist es“) nutzen und erhöht die Korrekturfähigkeit weiter, indem die Lesespannung schrittweise geändert und erneut gelesen wird.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu SRAM und Flash-Speicher

  1. Welche Anwendung ist typisch für NOR-Flash-Speicher?
  2. Welche Aussage zur Garbage Collection bei SSDs ist richtig?
  3. Wie heißt beim Lesen von SRAM der Vorgang, die Bitleitungen vorher auf die Versorgungsspannung o. Ä. aufzuladen?
  4. Welches Verfahren der Elektroneninjektion wird beim Schreiben (Programmieren) von NAND-Flash hauptsächlich verwendet?
  5. Wie heißt bei NAND-Flash das Phänomen, dass sich beim wiederholten Lesen desselben Blocks die Schwellenspannung nicht gelesener Zellen allmählich verändert?

Vergleiche zu diesem Thema