Nederlands
Menu

LSI-ontwerpflow en EDA

Hoe heet de technologie die automatisch RTL genereert uit een beschrijving van een algoritme in onder meer C of C++?

  1. AHigh-level synthesis (HLS)
  2. BLogische synthese
  3. CPlace and route
Antwoord en toelichting tonen

Antwoord: A. High-level synthesis (HLS)

High-level synthesis is een technologie die uit een gedragsbeschrijving in C/C++ automatisch de toewijzing van rekeneenheden en registers en de klokcyclus waarin elke bewerking wordt uitgevoerd (scheduling) bepaalt en RTL genereert. Omdat uit dezelfde beschrijving meerdere opbouwen met verschillende pipelining en parallelle graad kunnen worden uitgeprobeerd, kan het abstractieniveau van het ontwerp worden verhoogd en de ontwikkeltijd worden verkort. Het wordt gebruikt voor onder meer signaalverwerking en schakelingsontwerp voor AI. Logische synthese is het proces dat uit RTL gates genereert.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over LSI-ontwerpflow en EDA

  1. Welke laagvermogenontwerpmethode vermindert onnodig vermogensverbruik door de klok naar ongebruikte schakelingsblokken stil te zetten?
  2. Welke maatregel is geschikt wanneer bij statische timinganalyse een setupovertreding wordt gevonden?
  3. Waarom wordt statische timinganalyse uitgevoerd onder meerdere voorwaarden met verschillende combinaties van procesvariatie, voedingsspanning en temperatuur?
  4. Hoe heet het proces waarbij uit de layout na place and route de weerstand en capaciteit van de bedrading worden gehaald?
  5. Welke methode wordt bij de verificatie van grote SoC's gebruikt om de ontworpen schakeling op speciale hardware of een FPGA te laten werken en in combinatie met software snel te verifiëren?

Vergelijkingen bij dit onderwerp