IC 설계 흐름과 EDA

C 언어나 C++ 등으로 작성한 알고리즘 기술로부터 RTL을 자동으로 생성하는 기술을 무엇이라고 하는가?

  1. A고수준 합성(HLS)
  2. B논리 합성
  3. C배치 배선
정답과 해설 보기

정답: A. 고수준 합성(HLS)

고수준 합성은 C/C++ 등으로 작성한 동작 기술로부터 연산기와 레지스터의 할당, 각 연산을 어느 클록 사이클에 수행할지(스케줄링)를 자동으로 정하여 RTL을 생성하는 기술입니다. 같은 기술로부터 파이프라인화나 병렬도를 달리한 여러 구성을 시험해 볼 수 있어, 설계의 추상도를 높이고 개발 기간을 단축할 수 있습니다. 신호 처리나 AI용 회로 설계 등에서 사용됩니다. 논리 합성은 RTL로부터 게이트를 생성하는 공정입니다.

이 분야 연습하기 분야로 돌아가기

IC 설계 흐름과 EDA의 다른 문제

  1. 사용하지 않는 회로 블록에 대한 클록 공급을 멈춰 불필요한 소비 전력을 줄이는 저전력 설계 기법은?
  2. 정적 타이밍 분석에서 셋업 위반이 발견되었을 때의 대책으로 적절한 것은?
  3. 정적 타이밍 분석을 공정 편차·전원 전압·온도의 조합을 바꾼 여러 조건에서 수행하는 이유로 올바른 것은?
  4. 배치 배선 후의 레이아웃에서 배선의 저항과 커패시턴스를 추출하는 공정을 무엇이라고 하는가?
  5. 대규모 SoC 검증에서 설계한 회로를 전용 하드웨어나 FPGA 위에서 동작시키고 소프트웨어와 조합하여 고속으로 검증하는 기법은?

이 분야의 비교