LSI-ontwerpflow en EDA

Welke timingovertreding bij statische timinganalyse treedt op wanneer het signaal direct na de klokflank te snel verandert, zodat de flipflop de vorige gegevens niet meer correct kan vasthouden?

  1. ASetupovertreding
  2. BHoldovertreding
  3. CDRC-overtreding
Antwoord en toelichting tonen

Antwoord: B. Holdovertreding

Een holdovertreding is een overtreding waarbij het gegevenspad te kort is, de gegevens na de klokflank niet voor de vereiste tijd worden vastgehouden en nieuwe gegevens bij dezelfde flank worden opgenomen. De holdvoorwaarde vergelijkt dezelfde flanken en bevat de periode niet, dus ze wordt niet opgelost door de klokfrequentie te verlagen; ze wordt gecorrigeerd door vertragingsbuffers in te voegen. Een pad dat te lang is en niet op tijd aankomt, is een setupovertreding, en een DRC-overtreding is een overtreding van een layoutregel.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over LSI-ontwerpflow en EDA

  1. Hoe heet de complete set ontwerpgegevens die een foundry aan ontwerpers levert, met ontwerpregels, componentmodellen en celbibliotheken?
  2. Welke bekende schakelingssimulator berekent spanningen en stromen op transistorniveau gedetailleerd met componentmodellen?
  3. Hoe heet de technologie die automatisch RTL genereert uit een beschrijving van een algoritme in onder meer C of C++?
  4. Welke laagvermogenontwerpmethode vermindert onnodig vermogensverbruik door de klok naar ongebruikte schakelingsblokken stil te zetten?
  5. Welke maatregel is geschikt wanneer bij statische timinganalyse een setupovertreding wordt gevonden?

Vergelijkingen bij dit onderwerp