CPU en architectuur

Welke combinatie hoort bij de indeling van cachemissers in de "drie C's"?

  1. ASchrijfmiss · leesmiss · sprongmiss
  2. BKlokmiss · spanningsmiss · temperatuurmiss
  3. CCompulsory miss · capacity miss · conflict miss
Antwoord en toelichting tonen

Antwoord: C. Compulsory miss · capacity miss · conflict miss

Cachemissers worden ingedeeld in compulsory misses (bij de eerste toegang), capacity misses (doordat gegevens zijn verdrongen door te weinig capaciteit) en conflict misses (door conflicten om dezelfde set). De maatregelen verschillen per oorzaak: bij compulsory misses grotere regels of vooruit lezen met prefetch, bij capacity misses een grotere cache, en bij conflict misses een hogere associativiteit.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over CPU en architectuur

  1. Welk mechanisme legt in een out-of-order CPU de resultaten van in andere volgorde uitgevoerde instructies vast (retire) in de oorspronkelijke programmavolgorde?
  2. Wat is het belangrijkste doel van registerhernoeming (register renaming) in out-of-order CPU's?
  3. Welke opbouw rangschikt in AI-versnellers en dergelijke veel vermenigvuldig-optelelementen in een raster en berekent een matrixproduct terwijl gegevens achtereenvolgens naar de naburige rekeneenheid stromen?
  4. Welk model toont met de rekenintensiteit (aantal bewerkingen per byte) op de horizontale as of de prestaties van een programma worden begrensd door rekenprestaties of door geheugenbandbreedte?
  5. Wat is het belangrijkste doel van pipelining in een CPU?

Vergelijkingen bij dit onderwerp