CPU en architectuur

Welk CPU-mechanisme onderbreekt tijdelijk de lopende verwerking en geeft voorrang aan de afhandeling van een verzoek van een extern apparaat en dergelijke?

  1. AInterrupt (onderbreking)
  2. BPipeline
  3. CCache
Antwoord en toelichting tonen

Antwoord: A. Interrupt (onderbreking)

Een interrupt is een mechanisme waarbij, wanneer een gebeurtenis zoals toetsenbordinvoer, een timer of het ontvangen van communicatie optreedt, de CPU de lopende verwerking onderbreekt, de toestand van onder meer de registers bewaart, de bijbehorende verwerking uitvoert (interrupthandler) en daarna terugkeert. Dit geeft minder verspilling en een snellere reactie dan het voortdurend door de CPU controleren van de toestand van randapparatuur (polling). Met prioriteiten worden belangrijke verzoeken eerst afgehandeld.

Verloop van een interruptafhandeling ① Apparaat vraagt interrupt (IRQ) Bv. timer, RX klaar ② Huidige instructie afmaken Geen stop halverwege ③ PC en status opslaan Retouradres + modus ④ Vectortabel raadplegen Nr. → handleradres ⑤ Handler (ISR) uitvoeren Registers ook bewaren ⑥ Interruptbron wissen Anders opnieuw IRQ ⑦ Status herstellen, terug Returninstr. (bv. mret) Apparaat CPU (automatisch) Software CPU Uitvoering hervat na de onderbroken instructie
Verloop van een interruptafhandeling · Bekijken in het figurenoverzicht
Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over CPU en architectuur

  1. Welk mechanisme brengt gegevens rechtstreeks over tussen randapparatuur en geheugen zonder tussenkomst van de CPU?
  2. Welke LSI integreert CPU, geheugen en randfuncties zoals timers en ADC in één chip en wordt gebruikt voor de besturing van huishoudelijke apparaten en andere apparatuur?
  3. Welk mechanisme houdt in een multicore-CPU de inhoud consistent wanneer de caches van de kernen gegevens van hetzelfde adres bevatten?
  4. Welke techniek verandert dynamisch de werkfrequentie en voedingsspanning afhankelijk van de belasting om het vermogensverbruik van de CPU te verlagen?
  5. Welk voorbeeld van een kwetsbaarheid betreft een aanval die misbruikt maakt dat sporen van speculatieve uitvoering in de cache achterblijven, om gegevens af te leiden waartoe eigenlijk geen toegang bestaat?

Vergelijkingen bij dit onderwerp