論理合成란?

ろんりごうせい

RTLで記述された回路を、セルライブラリのゲートを使ったネットリストに変換する設計工程。

일본어 명칭: 論理合成

분야: IC 설계 흐름과 EDA

관련 용어

高位合成(HLS) 配置配線 DRC(デザインルールチェック) FPGA LVS PDK(プロセスデザインキット) RTL(レジスタ転送レベル) SPICE STA(静的タイミング解析) クロックゲーティング

용어집으로 돌아가기