Français
Menu

Sécurité matérielle : évolutions récentes

Quelle est la principale raison pour laquelle une puce dysfonctionne sous l'effet d'un glitch de tension qui abaisse un instant la tension d'alimentation ?

  1. AAu moment où la tension baisse, toutes les données des registres et de la mémoire de la puce sont remises à 0 et la puce revient à son état juste après la mise sous tension
  2. BLorsque la tension baisse, la fréquence de l'oscillateur d'horloge interne de la puce augmente automatiquement, et l'exécution des instructions s'accélère en conséquence
  3. CUne tension plus basse ralentit les transistors, si bien que les signaux n'atteignent pas les bascules avant le front d'horloge suivant et que des valeurs erronées sont capturées
Afficher la réponse et l'explication

Réponse : C. Une tension plus basse ralentit les transistors, si bien que les signaux n'atteignent pas les bascules avant le front d'horloge suivant et que des valeurs erronées sont capturées

Lorsque la tension d'alimentation baisse, les transistors fournissent moins de courant et le délai des portes augmente. Quand la condition de timing vérifiée à la conception, selon laquelle les signaux arrivent dans la période d'horloge (le temps d'établissement), n'est plus respectée, une bascule capture une valeur erronée. Le résultat d'une comparaison peut alors changer, ou des branchements et des instructions peuvent être sautés, de sorte qu'une vérification de signature peut être contournée. Une perturbation de l'horloge qui y insère une période trop courte viole de la même façon la condition de timing et provoque des dysfonctionnements.

S'entraîner sur ce thème Retour au thème

Autres questions sur Sécurité matérielle : évolutions récentes

  1. Pour une attaque par injection de fautes, quelle association des caractéristiques des méthodes par laser et des méthodes par impulsions électromagnétiques est correcte ?
  2. Une tentative d'injection de fautes réussit avec une probabilité de 0,1 % à chaque fois, et les résultats des tentatives sont indépendants. Quelle valeur est la plus proche de la probabilité d'au moins un succès en 1000 tentatives ?
  3. Supposons qu'une vérification de signature du firmware soit sautée par une seule tentative d'injection de fautes avec une probabilité de 1/1000. La même vérification est désormais effectuée à deux endroits, de sorte que l'attaque ne réussit que si les deux sont sautées. Si une tentative peut viser les deux endroits à la fois et que chacun est sauté indépendamment avec une probabilité de 1/1000, quelle est l'espérance du nombre de tentatives jusqu'au succès de l'attaque ?
  4. Parmi les TEE utilisés en informatique confidentielle, quelle affirmation décrit correctement la différence entre les TEE de type VM, qui protègent une machine virtuelle entière (comme AMD SEV-SNP et Intel TDX), et ceux de type enclave, qui protègent une partie d'une application (comme Intel SGX) ?
  5. Pourquoi, dans les TEE de type VM, le seul chiffrement de la mémoire de la machine virtuelle a-t-il été jugé insuffisant, au point d'ajouter des mécanismes protégeant l'intégrité de la mémoire, comme dans AMD SEV-SNP ?