Français
Menu

Sécurité matérielle : évolutions récentes

Quelle association est correcte entre la raison pour laquelle les chaînes de scan du test par scan peuvent devenir un chemin d'attaque dans une puce qui effectue des traitements cryptographiques et une contre-mesure correspondante ?

  1. APasser en mode test au milieu d'un traitement peut permettre de lire à l'extérieur les valeurs de registres liés à la clé. On efface les secrets lors du changement de mode et, après l'expédition, on désactive le scan ou on exige une authentification
  2. BLes chaînes de scan consomment beaucoup de courant en fonctionnement, ce qui perturbe la forme de la consommation et rend l'analyse de consommation impossible. On rend donc les chaînes de scan aussi longues que possible
  3. CLes chaînes de scan ne font qu'ajouter des interconnexions dans la puce et ne peuvent pas servir à lire à l'extérieur les données de la puce. Aucune contre-mesure particulière n'est donc nécessaire
Afficher la réponse et l'explication

Réponse : A. Passer en mode test au milieu d'un traitement peut permettre de lire à l'extérieur les valeurs de registres liés à la clé. On efface les secrets lors du changement de mode et, après l'expédition, on désactive le scan ou on exige une authentification

La conception pour le scan relie chaque bascule de la puce en chaîne, de sorte que l'état interne puisse être fixé et lu depuis l'extérieur. Des travaux ont montré que si les états intermédiaires d'un circuit cryptographique peuvent être lus par le scan, la clé peut être déduite en comparant des valeurs intermédiaires tout en faisant varier les entrées. On combine donc des contre-mesures : réinitialiser les registres de clé et autres lors du passage en mode test, retirer les registres de clé de la chaîne, brouiller la sortie du scan, et désactiver le scan par eFuse à l'expédition ou ne l'autoriser qu'après authentification. La facilité de test et la protection des secrets s'opposent ; on tient donc compte des deux dès le début de la conception.

S'entraîner sur ce thème Retour au thème

Autres questions sur Sécurité matérielle : évolutions récentes

  1. Quelle est la principale raison pour laquelle une puce dysfonctionne sous l'effet d'un glitch de tension qui abaisse un instant la tension d'alimentation ?
  2. Pour une attaque par injection de fautes, quelle association des caractéristiques des méthodes par laser et des méthodes par impulsions électromagnétiques est correcte ?
  3. Une tentative d'injection de fautes réussit avec une probabilité de 0,1 % à chaque fois, et les résultats des tentatives sont indépendants. Quelle valeur est la plus proche de la probabilité d'au moins un succès en 1000 tentatives ?
  4. Supposons qu'une vérification de signature du firmware soit sautée par une seule tentative d'injection de fautes avec une probabilité de 1/1000. La même vérification est désormais effectuée à deux endroits, de sorte que l'attaque ne réussit que si les deux sont sautées. Si une tentative peut viser les deux endroits à la fois et que chacun est sauté indépendamment avec une probabilité de 1/1000, quelle est l'espérance du nombre de tentatives jusqu'au succès de l'attaque ?
  5. Parmi les TEE utilisés en informatique confidentielle, quelle affirmation décrit correctement la différence entre les TEE de type VM, qui protègent une machine virtuelle entière (comme AMD SEV-SNP et Intel TDX), et ceux de type enclave, qui protègent une partie d'une application (comme Intel SGX) ?