Deutsch
Menü

Aktuelle Entwicklungen der Hardwaresicherheit

Was ist der Hauptgrund, warum ein Chip bei einem Spannungs-Glitch, der die Versorgungsspannung nur für einen Augenblick absenkt, fehlerhaft arbeitet?

  1. AIm Moment des Spannungsabfalls werden alle Daten in Registern und Speicher des Chips auf 0 gelöscht, und der Chip kehrt in den Zustand direkt nach dem Einschalten zurück
  2. BSinkt die Spannung, steigt die Frequenz des internen Taktoszillators automatisch, und die Befehlsausführung beschleunigt sich entsprechend
  3. CBei niedrigerer Spannung werden Transistoren langsamer, sodass Signale ein Flipflop nicht vor der nächsten Taktflanke erreichen und falsche Werte übernommen werden
Antwort und Erläuterung anzeigen

Antwort: C. Bei niedrigerer Spannung werden Transistoren langsamer, sodass Signale ein Flipflop nicht vor der nächsten Taktflanke erreichen und falsche Werte übernommen werden

Sinkt die Versorgungsspannung, können Transistoren weniger Strom treiben, und die Gatterverzögerung nimmt zu. Ist die im Entwurf geprüfte Timing-Bedingung, dass Signale innerhalb der Taktperiode ankommen (Setup-Zeit), nicht mehr erfüllt, übernimmt ein Flipflop falsche Werte. Infolgedessen können sich Vergleichsergebnisse ändern oder Verzweigungen und Befehle übersprungen werden, sodass etwa eine Signaturprüfung umgangen wird. Ein Taktglitch, der eine zu kurze Taktperiode einschiebt, verletzt ebenso die Timing-Bedingung und verursacht Fehlfunktionen.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu Aktuelle Entwicklungen der Hardwaresicherheit

  1. Welche Kombination der Merkmale ist richtig, wenn ein Fault-Injection-Angriff mit einem Laser bzw. mit elektromagnetischen Pulsen ausgeführt wird?
  2. Ein Fault-Injection-Versuch gelinge mit einer Wahrscheinlichkeit von 0,1 % pro Versuch, und die Ergebnisse der Versuche seien voneinander unabhängig. Welcher Wert liegt der Wahrscheinlichkeit, bei 1000 Versuchen mindestens einmal erfolgreich zu sein, am nächsten?
  3. Die Wahrscheinlichkeit, dass ein einzelner Fault-Injection-Versuch die Signaturprüfung einer Firmware überspringen lässt, sei 1/1000. Dieselbe Prüfung wird nun an zwei Stellen ausgeführt, sodass der Angriff nur gelingt, wenn beide übersprungen werden. Lassen sich mit einem Versuch beide Stellen zugleich angreifen und wird jede unabhängig mit der Wahrscheinlichkeit 1/1000 übersprungen, wie hoch ist dann der Erwartungswert der Zahl der Versuche bis zum erfolgreichen Angriff?
  4. Im Confidential Computing werden TEEs eingesetzt: VM-basierte TEEs, die eine ganze virtuelle Maschine schützen (etwa AMD SEV-SNP und Intel TDX), und Enklaven-TEEs, die einen Teil einer Anwendung schützen (etwa Intel SGX). Welche Aussage über den Unterschied ist richtig?
  5. Warum galt bei VM-basierten TEEs die Verschlüsselung des Speichers virtueller Maschinen allein als unzureichend, sodass wie bei AMD SEV-SNP Mechanismen zum Schutz der Speicherintegrität hinzugefügt wurden? Welche Begründung ist richtig?