Nederlands
Menu

Hardwarebeveiliging: nieuwste ontwikkelingen

Wat is de juiste verklaring voor de belangrijkste reden waarom een chip storingen vertoont bij een glitch in de voedingsspanning die de spanning een ogenblik verlaagt?

  1. AOp het moment dat de spanning daalt, worden alle gegevens in de registers en het geheugen van de chip op 0 gewist en keert de chip terug naar de toestand direct na het inschakelen
  2. BAls de spanning daalt, gaat de frequentie van de interne klokoscillator van de chip automatisch omhoog en wordt de uitvoering van instructies navenant sneller
  3. CBij een lagere spanning worden transistors trager, zodat signalen de flipflops niet vóór de volgende klokflank bereiken en verkeerde waarden worden ingelezen
Antwoord en toelichting tonen

Antwoord: C. Bij een lagere spanning worden transistors trager, zodat signalen de flipflops niet vóór de volgende klokflank bereiken en verkeerde waarden worden ingelezen

Als de voedingsspanning daalt, kunnen transistors minder stroom leveren en neemt de vertraging van poorten toe. Wanneer de in het ontwerp gecontroleerde timingvoorwaarde dat signalen binnen de klokperiode aankomen (de insteltijd) niet meer wordt gehaald, leest een flipflop verkeerde waarden in. Daardoor kan een vergelijkingsresultaat veranderen of kunnen sprongen en instructies worden overgeslagen, zodat een controle van een handtekening kan worden omzeild. Een klokglitch, waarbij een te korte klokperiode wordt ingevoegd, breekt de timingvoorwaarde op dezelfde manier en veroorzaakt storingen.

Dit onderwerp oefenen Naar de onderwerppagina

Meer vragen over Hardwarebeveiliging: nieuwste ontwikkelingen

  1. Welke combinatie van kenmerken is juist voor een foutinjectieaanval met een laser en een met elektromagnetische pulsen?
  2. Een poging tot foutinjectie slaagt telkens met een kans van 0,1%, en de resultaten van de pogingen zijn onafhankelijk van elkaar. Welke waarde ligt het dichtst bij de kans op minstens één succes bij 1000 pogingen?
  3. Stel dat een controle van de handtekening van firmware met een kans van 1/1000 door één poging tot foutinjectie wordt overgeslagen. Dezelfde controle wordt nu op twee plaatsen uitgevoerd, zodat de aanval alleen slaagt als beide worden overgeslagen. Als één poging beide plaatsen tegelijk kan treffen en elk onafhankelijk met een kans van 1/1000 wordt overgeslagen, wat is dan de verwachtingswaarde van het aantal pogingen tot de aanval slaagt?
  4. Welke uitspraak beschrijft juist het verschil tussen de TEE's voor confidential computing van het VM-type, die een hele virtuele machine beschermen (zoals AMD SEV-SNP en Intel TDX), en die van het enclave-type, die een deel van een applicatie beschermen (zoals Intel SGX)?
  5. Waarom wordt bij TEE's van het VM-type alleen het versleutelen van het geheugen van de virtuele machine als onvoldoende beschouwd, zodat, zoals bij AMD SEV-SNP, mechanismen zijn toegevoegd die de integriteit van het geheugen beschermen?