Français
Menu

HDL et vérification

Quel est l'objectif de l'utilisation de module en Verilog ?

  1. ADéfinir un composant de circuit doté de ports d'entrée et de sortie, réutilisable au sein d'autres modules
  2. BSuspendre temporairement l'exécution du programme
  3. CAfficher à l'écran les résultats de simulation
Afficher la réponse et l'explication

Réponse : A. Définir un composant de circuit doté de ports d'entrée et de sortie, réutilisable au sein d'autres modules

Le module est l'unité définissant un ensemble de circuit doté de ports d'entrée et de sortie ; il représente un additionneur, un compteur ou un CPU entier. Un module défini peut être utilisé autant de fois que voulu comme composant dans un autre module (instanciation), et l'on assemble de grands circuits en reliant les ports par des fils. Comme on dispose et câble des composants sur une carte, on construit des circuits de façon hiérarchique.

S'entraîner sur ce thème Retour au thème

Autres questions sur HDL et vérification

  1. Quelle est la différence entre les types wire et reg en Verilog ?
  2. Quel circuit représente l'instruction assign Verilog ci-dessus ?
  3. Quel circuit la synthèse logique produit-elle à partir de la description Verilog ci-dessus ?
  4. Quel est le comportement de l'affectation non bloquante (<=) en Verilog ?
  5. Dans la description ci-dessus, juste avant le front montant d'horloge, a=0 et b=1. Quelles sont les valeurs de a et b après le front montant ?

Comparatifs sur ce thème