ハードウェア記述言語と検証
Verilogでmoduleを使う目的として正しいものはどれか。
- A入力と出力の端子(ポート)を持つ回路の部品を定義し、ほかのmoduleの中で使えるようにする
- Bプログラムの実行を一時的に止める
- Cシミュレーションの結果を画面に表示する
答えと解説を見る
正解：A. 入力と出力の端子(ポート)を持つ回路の部品を定義し、ほかのmoduleの中で使えるようにする
moduleは、入力と出力のポートを持つ回路のまとまりを定義する単位で、加算器やカウンタ、CPU全体などを表します。定義したmoduleは、別のmoduleの中で部品として何度でも使え(インスタンス化)、ポートを配線でつないで大きな回路を組み立てます。基板の上に部品を並べて配線するのと同じように、回路を階層的に作れます。
- A. 正しい。回路を階層に組み立てる単位です。
- B. 実行を止める機能ではありません。
- C. 表示には$displayなどを使います。