HDL과 검증
Verilog에서 module을 사용하는 목적으로 올바른 것은?
- A입력과 출력 단자(포트)를 가진 회로 부품을 정의하여 다른 module 안에서 사용할 수 있게 한다
- B프로그램 실행을 일시적으로 멈춘다
- C시뮬레이션 결과를 화면에 표시한다
정답과 해설 보기
정답: A. 입력과 출력 단자(포트)를 가진 회로 부품을 정의하여 다른 module 안에서 사용할 수 있게 한다
module은 입력과 출력 포트를 가진 회로의 묶음을 정의하는 단위로, 가산기나 카운터, CPU 전체 등을 나타냅니다. 정의한 module은 다른 module 안에서 부품으로 몇 번이든 사용할 수 있으며(인스턴스화), 포트를 배선으로 연결하여 큰 회로를 조립합니다. 기판 위에 부품을 놓고 배선하는 것과 마찬가지로 회로를 계층적으로 만들 수 있습니다.
- A. 올바릅니다. 회로를 계층적으로 조립하는 단위입니다.
- B. 실행을 멈추는 기능이 아닙니다.
- C. 표시에는 $display 등을 사용합니다.