硬體描述語言與驗證
在Verilog中使用module的目的，下列何者正確？
- A定義具有輸入與輸出端子（連接埠）的電路零件，使其能在其他module中使用
- B暫時停止程式的執行
- C將模擬的結果顯示在畫面上
查看答案與解析
正確答案：A. 定義具有輸入與輸出端子（連接埠）的電路零件，使其能在其他module中使用
module是定義具有輸入與輸出連接埠的電路單位，可表示加法器、計數器乃至整個CPU等。定義好的module可在其他module中當作零件重複使用（實體化），並將連接埠以佈線相連，組裝成更大的電路。就像在基板上排列零件並佈線一樣，可以階層式地建構電路。
- A. 正確。這是將電路以階層方式組裝的單位。
- B. 這不是用來停止執行的功能。
- C. 顯示是使用$display等來進行。