Français
Menu

HDL et vérification

Quelle est la grande différence entre une description en HDL comme Verilog et un programme logiciel en C ou autre ?

  1. AUne description HDL représente des circuits fonctionnant simultanément en parallèle
  2. BUne description HDL est une suite d'instructions exécutées ligne par ligne de haut en bas
  3. CEn HDL, les variables et les branchements conditionnels sont inutilisables
Afficher la réponse et l'explication

Réponse : A. Une description HDL représente des circuits fonctionnant simultanément en parallèle

Le HDL ressemble à un programme, mais ce qu'on écrit devient, par synthèse logique, un circuit de portes et de bascules. Toutes les parties d'un circuit fonctionnant en permanence simultanément, plusieurs instructions assign ou blocs always agissent en parallèle, indépendamment de leur ordre d'écriture. Raisonner comme en logiciel (« une fois ce traitement terminé, le suivant ») ne donne pas le circuit voulu ; il est essentiel d'écrire en imaginant le circuit produit.

S'entraîner sur ce thème Retour au thème

Autres questions sur HDL et vérification

  1. Quel est l'objectif de l'utilisation de module en Verilog ?
  2. Quelle est la différence entre les types wire et reg en Verilog ?
  3. Quel circuit représente l'instruction assign Verilog ci-dessus ?
  4. Quel circuit la synthèse logique produit-elle à partir de la description Verilog ci-dessus ?
  5. Quel est le comportement de l'affectation non bloquante (<=) en Verilog ?

Comparatifs sur ce thème