硬體描述語言與驗證

以Verilog等HDL撰寫的描述,與C語言等軟體程式的最大差異,下列何者正確?

  1. AHDL的描述表示的是同時並行運作的電路
  2. BHDL的描述是從上一行起逐行依序執行的指令序列
  3. CHDL中無法使用變數或條件分支
查看答案與解析

正確答案:A. HDL的描述表示的是同時並行運作的電路

HDL外觀看起來像程式,但所寫的內容會經由邏輯合成變成閘極與正反器所構成的電路。電路的各個部分隨時都在同時運作,因此多個assign語句或always區塊,無論撰寫順序為何,都會並行運作。如果像軟體一樣以「這個處理結束後再做下一個」的方式思考,就無法得到預期的電路,所以撰寫時想像會產生什麼樣的電路是很重要的。

  • A. 正確。各部分的電路隨時都在同時運作。
  • B. 那是軟體的思考方式。
  • C. HDL也可以使用訊號與條件分支。
練習這個領域 前往領域頁面

硬體描述語言與驗證的其他題目

  1. 在Verilog中使用module的目的,下列何者正確?
  2. Verilog的wire型與reg型的差異,下列何者正確?
  3. 上方Verilog的assign語句所表示的電路,下列何者正確?
  4. 上方Verilog的描述經邏輯合成後所產生的電路,下列何者正確?
  5. Verilog的非阻塞賦值(<=)的動作,下列何者正確?

這個領域的比較