첨단 트랜지스터(FinFET과 GAA)

평면형 트랜지스터에서 FinFET으로 이행하면서 서브스레숄드 계수(SS)는 일반적으로 어떻게 바뀌었는가?

  1. A이론 한계인 약 60 mV/dec 아래로 내려가게 되었다
  2. B이론 한계인 약 60 mV/dec에 가까워졌다(작아졌다)
  3. C커져서 끄기 어려워졌다
정답과 해설 보기

정답: B. 이론 한계인 약 60 mV/dec에 가까워졌다(작아졌다)

서브스레숄드 계수는 S = (kT/q)·ln10·(1 + Cd/Cox)이며, 게이트 이외의 용량(공핍층 등)의 영향이 작을수록 이론 한계인 약 60 mV/dec에 가까워집니다. 평면형의 미세한 트랜지스터에서는 80~100 mV/dec로 악화되어 있었지만, FinFET에서는 3방향에서 제어하므로 약 65~70 mV/dec까지 개선되었습니다. 다만 열적인 원리로 동작하는 한 60 mV/dec 아래로 내려갈 수는 없습니다.

  • A. 일반 MOSFET에서는 열적 한계 때문에 60 mV/dec 아래로 내려갈 수 없습니다.
  • B. 맞습니다. 게이트의 지배력이 강해져 한계에 가까워집니다.
  • C. FinFET에서는 SS가 개선(작아짐)됩니다.
이 분야 연습하기 분야로 돌아가기

첨단 트랜지스터(FinFET과 GAA)의 다른 문제

  1. 미세화가 물리적으로 어려워지는 가운데, 설계와 공정 기술을 동시에 검토하여 면적이나 성능을 최적화하는 노력을 무엇이라고 하는가?
  2. 양산되고 있는 나노시트형 GAA 트랜지스터에서 하나의 트랜지스터에 쌓는 나노시트의 장수로 일반적인 것은?
  3. nMOS와 pMOS의 나노시트 사이에 얇은 절연 벽을 끼워 가깝게 배치하여 셀의 면적을 줄이는 구조는?
  4. 채널이 매우 짧아져 캐리어가 소스에서 드레인까지 산란을 거의 받지 않고 달려 나가는 상태를 무엇이라고 하는가?
  5. 소스·채널·드레인을 같은 도전형·같은 농도로 만들어 PN 접합이 없는 트랜지스터는?

이 분야의 비교