Flot de conception de circuits intégrés et EDA

Quelle méthode prépare à l'avance une base commune (master) couverte de transistors et ne conçoit que les couches d'interconnexion pour chaque produit ?

  1. ARéseau prédiffusé (gate array)
  2. BFull custom
  3. CPDK
Afficher la réponse et l'explication

Réponse : A. Réseau prédiffusé (gate array)

Dans un réseau prédiffusé, les couches jusqu'aux transistors sont fabriquées à l'avance comme master commun, et seuls les masques d'interconnexion sont conçus pour chaque produit. La réduction du nombre de masques et du délai de développement l'a fait largement utiliser dans les années 1980 et 1990 pour les LSI en petites séries très diversifiées. Couvrant aussi la surface de transistors inutilisés, il est moins efficace en surface. Il a aujourd'hui cédé la place aux FPGA et aux ASIC structurés. Le full custom conçoit toutes les couches.

S'entraîner sur ce thème Retour au thème

Autres questions sur Flot de conception de circuits intégrés et EDA

  1. Dans la vérification en SystemVerilog, quelle méthodologie standard sert à construire des environnements de test (bancs de test) facilement réutilisables ?
  2. En vérification de layout, quel contrôle recherche les erreurs de connexion électrique, comme une entrée laissée flottante (non connectée) ou un court-circuit entre alimentations ?
  3. Quelle méthode décrit les propriétés que la conception doit satisfaire (par exemple « répondre en 3 cycles au plus après une requête ») et les fait vérifier automatiquement en simulation ou en vérification formelle ?
  4. En conception basse consommation, quel format standard décrit séparément de la description du circuit l'« intention d'alimentation » : domaines d'alimentation, coupure d'alimentation, translateurs de niveau, etc. ?
  5. Comment appelle-t-on la vérification, par un outil dédié, de la présence correcte de circuits de synchronisation aux points de transfert de signaux entre circuits fonctionnant sur des horloges différentes ?

Comparatifs sur ce thème