LSI-Entwurfsablauf und EDA

Bei welchem Verfahren wird ein gemeinsamer Unterbau (Master) mit flächendeckend platzierten Transistoren vorab gefertigt und nur die Verdrahtungslagen werden je Produkt entworfen und gefertigt?

  1. AGate Array
  2. BFull-Custom
  3. CPDK
Antwort und Erläuterung anzeigen

Antwort: A. Gate Array

Beim Gate Array sind die Lagen bis zu den Transistoren als gemeinsamer Master vorab gefertigt, und nur die Masken der Verdrahtung werden je Produkt entworfen. Da Maskenzahl und Entwicklungszeit sinken, war das Verfahren in den 1980er- und 90er-Jahren bei LSIs in kleiner Stückzahl und großer Variantenvielfalt weit verbreitet. Weil jedoch auch nicht genutzte Transistoren flächendeckend platziert werden, ist die Flächeneffizienz schlechter. Heute haben FPGAs und Structured ASICs diese Rolle übernommen. Full-Custom entwirft alle Lagen.

Dieses Thema üben Zur Themenseite

Weitere Fragen zu LSI-Entwurfsablauf und EDA

  1. Welche standardisierte Methodik dient bei Verifikation mit SystemVerilog dazu, leicht wiederverwendbare Testumgebungen (Testbenches) aufzubauen?
  2. Welche Prüfung der Layoutverifikation untersucht elektrische Verbindungsfehler wie offen gelassene (nirgends angeschlossene) Eingänge oder Kurzschlüsse zwischen Versorgungen?
  3. Welches Verfahren beschreibt Eigenschaften, die der Entwurf erfüllen muss (z. B. „nach einer Anforderung innerhalb von 3 Zyklen antworten“), und lässt sie in der Simulation oder durch formale Verifikation automatisch prüfen?
  4. Welches Standardformat beschreibt beim Low-Power-Entwurf die „Power Intent“ wie Versorgungsdomänen, Abschaltung der Versorgung und Pegelwandler getrennt von der Schaltungsbeschreibung?
  5. Wie heißt die Verifikation, die mit speziellen Werkzeugen prüft, ob an Übergabestellen von Signalen zwischen Schaltungen mit unterschiedlichen Takten korrekte Synchronisationsschaltungen vorhanden sind?

Vergleiche zu diesem Thema