Français
Menu

Flot de conception de circuits intégrés et EDA

En conception basse consommation, quel format standard décrit séparément de la description du circuit l'« intention d'alimentation » : domaines d'alimentation, coupure d'alimentation, translateurs de niveau, etc. ?

  1. AUPF (Unified Power Format)
  2. BGDSII
  3. CNetlist SPICE
Afficher la réponse et l'explication

Réponse : A. UPF (Unified Power Format)

L'UPF est un format standard, normalisé sous IEEE 1801, qui décrit l'intention de conception de l'alimentation : quelle alimentation chaque bloc utilise, quand l'alimentation est coupée, quelles cellules d'isolation ou quels translateurs de niveau placer entre domaines, etc. Écrit dans un fichier distinct du RTL, il permet de changer uniquement l'organisation de l'alimentation pour un même RTL, et les outils de synthèse logique, de vérification et de placement-routage traitent la structure d'alimentation de façon cohérente.

S'entraîner sur ce thème Retour au thème

Autres questions sur Flot de conception de circuits intégrés et EDA

  1. Comment appelle-t-on la vérification, par un outil dédié, de la présence correcte de circuits de synchronisation aux points de transfert de signaux entre circuits fonctionnant sur des horloges différentes ?
  2. Comment appelle-t-on l'intégration d'une petite correction découverte en fin de conception ou en cours de fabrication par une modification partielle du layout existant, sans refaire toute la conception ?
  3. Dans le placement des cellules standard, quelle combinaison correspond aux cellules sans fonction logique (ou auxiliaires) placées pour combler les espaces entre cellules, fixer le potentiel des caissons ou atténuer le bruit d'alimentation ?
  4. Comment appelle-t-on le travail consistant à simuler le délai et la consommation des cellules standard sous diverses conditions de temps de transition d'entrée, de capacité de charge, de tension et de température, et à les compiler en tables ?
  5. En analyse temporelle statique, comment appelle-t-on la technique qui applique des coefficients aux délais pour prendre une marge tenant compte de la variation, selon l'emplacement sur une même puce, des délais des transistors et interconnexions ?

Comparatifs sur ce thème